ID de l'article: 000082020 Type de contenu: Dépannage Dernière révision: 01/12/2012

La fermeture du timing pour les interfaces LPDDR2 soft peut ne pas être robuste

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte les produits LPDDR2.

Interfaces LPDDR2 logicielles ciblant Arria les périphériques V ou Cyclone V peut avoir des difficultés à boucler le délai.

Résolution

La solution à ce problème est de passer à la synthèse physique avec un grand effort, ou essayez un autre fitter ensemencement.

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Cyclone® V
FPGA et FPGA SoC Arria® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.