ID de l'article: 000082009 Type de contenu: Dépannage Dernière révision: 02/04/2014

Quelle est la taille maximale de la charge utile prise en charge dans Stratix V Hard IP pour PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif En raison d’une erreur de documentation, le tableau Dynamically Reconfigurable Registers in the Hard IP Implementation of the Stratix® V Hard IP for PCI Express® User Guide montre une charge utile maximale de 4 096 octets, tandis que les autres tableaux montrent que les octets 2048 sont le maximum.
Résolution

La taille maximale correcte de la charge utile est de 2048 octets.

Cela sera corrigé dans une version ultérieure du Guide de l’utilisateur.

Produits associés

Cet article concerne 3 produits

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.