ID de l'article: 000082008 Type de contenu: Dépannage Dernière révision: 17/11/2014

Existe-t-il des différences de comportement entre la simulation RTL et le matériel lors de la mise en œuvre de la reconfiguration dynamique de la PLL Rx CDR à l’aide de la méthode d’écriture directe des périphériques Stratix® V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, vous pouvez voir des différences de comportement entre la simulation RTL et le matériel lors de la mise en œuvre de la reconfiguration dynamique de la PLL Rx CDR à l’aide de la méthode d’écriture directe dans les périphériques Stratix® V.

    Résolution

    Pour la simulation RTL, vous pouvez écrire la différence dans le fichier MIF à l’aide de la méthode d’écriture directe. Pour le matériel, l’intégralité du fichier MIF Rx CDR PLL doit être écrit.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V
    FPGA Stratix® V GS

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.