ID de l'article: 000081961 Type de contenu: Dépannage Dernière révision: 31/12/2013

Y a-t-il des exigences supplémentaires lors de la reconfiguration dynamique de la PLL CMU à des débits de données supérieurs à 4 Gbit/s sur les périphériques Arria V GX ES ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Oui, lorsque vous effectuez une reconfiguration dynamique de la PLL CMU à des débits de données supérieurs à 4 Gbit/s sur Arria® périphériques V GX ES, vous devez exécuter des transactions supplémentaires pour terminer la séquence de reconfiguration.

Le pseudo-code suivant fournit un exemple de la séquence de transactions supplémentaire requise sur l’interface de gestion du contrôleur de reconfiguration.

  1. write_reg (0x030, 5) ; Sélectionnez l’adresse logique de la CMU PLL ie 5
  2. write_reg (0x033, 0) ; Écrivez 0 pour enregistrer les adresses
  3. write_reg (0x034, 0) ; Écrivez 0 au registre des données
  4. write_reg (0x032, 1) ; Opération d’écriture de déclenchement

Reportez-vous à la Arria V ES Errata pour d’autres exigences lors du fonctionnement de la CMU PLL au-dessus de 4 Gbit/s de débits de données.

Cette séquence supplémentaire n’est pas nécessaire pour les périphériques de production Arria V GX

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Arria® V
FPGA Arria® V GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.