ID de l'article: 000081919 Type de contenu: Dépannage Dernière révision: 16/06/2015

Pourquoi mon Arria V QDR II et un contrôleur QDRII SRAM avec IP UniPHY ne sont-ils pas dotés d’un signal d’horloge CQn ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif L’architecture Arria® V ne prend pas en charge une horloge CQ complémentaire. Au lieu de cela, les deux bords de l’horloge CQ sont utilisés pour capturer les données en lecture.

Produits associés

Cet article concerne 5 produits

FPGA et FPGA SoC Arria® V
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.