ID de l'article: 000081888 Type de contenu: Messages d'erreur Dernière révision: 11/12/2013

Erreur (175001) : impossible de placer le chemin nécessaire pour acheminer le signal du cœur PLD vers la broche des E/S

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez cette erreur dans les versions 13.0 et 13.1 du logiciel Quartus® II lors de l’utilisation de SoC Arria® V ou Cyclone® V. Cette erreur se produit lorsque vous utilisez des broches d’E/S du système de processeur dur (HPS) et que vous créez instantanément une Intel® FPGA IP ALTLVDS dans la conception FPGA.

Il ne s’agit pas d’une erreur valide; il n’y a pas de dépendances en matière de ressources entre les broches d’E/S HPS et les broches d’E/S FPGA.

Résolution

Téléchargez le correctif suivant pour corriger cette erreur avec la version 13.1 du logiciel Quartus II :

 

Produits associés

Cet article concerne 4 produits

FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.