ID de l'article: 000081809 Type de contenu: Dépannage Dernière révision: 11/02/2013

Le kit d’outils de débogage EMIF signale une marge plus grande que la période de bits

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, et produits RLDRAM 3.

Le kit d’outils de débogage EMIF signale une marge de calibrage plus élevée que la période du bit d’interface mémoire. Cette situation se produit parce que la taille de l’étape de la chaîne de retard indiquée dans le kit d’outils est supérieure à la taille réelle de l’étape de la chaîne de retard. Les marges, en termes de nombre des prises de retard (que vous pouvez calculer en répartissant la marge en la taille de l’étape de la chaîne de retard), sont toujours correctes.

Résolution

La solution à ce problème est de déballer manuellement la marge exprimée dans le kit d’outils de 20 %.

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.