ID de l'article: 000081771 Type de contenu: Dépannage Dernière révision: 11/09/2012

Le PIN PCIe® nPERST peut-il recevoir le signal LVTTL quel que soit la tension de VCCIO ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les broches nPERST dédiées peuvent être pilotées par 3,3 V quel que soit le niveau de tension VCCIO de la banque sans traducteur de niveau tant que le signal d’entrée répond à la spécification LVTTL QUE LVTTL, ET À condition qu’elles répondent aux spécifications Stratix de sur-dépannage du fonctionnement à 100 % telles que définies dans les caractéristiques CC et de commutation des appareils Stratix V.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.