ID de l'article: 000081716 Type de contenu: Dépannage Dernière révision: 15/10/2013

Les erreurs à bit unique sont-elles corrigées lorsque l’option Activer la détection d’erreur et la logique de correction est sélectionnée et que l’option Enable Auto Error Correction est désactivée dans le contrôleur SDRAM DDR3 avec UniPHY ...

Environnement

  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez un contrôleur SDRAM DDR3 avec UniPHY Intel® FPGA IP, l’option Activer la détection d’erreurs et la logique de correction est activée. Toutes les données provenant de la mémoire à l’aide d’une commande de lecture avec des erreurs de bit unique seront corrigées automatiquement, que la fonctionnalité de correction automatique soit activée ou non. Cela est effectué par le décodeur, qui effectue des corrections d’erreurs en un seul bit.

     

     

    Résolution

    L’option Enable Auto Error Correction (Activer la correction d’erreur automatique) est une fonctionnalité supplémentaire permettant d’activer un autre processus de lecture-modifier-écriture pour corriger l’erreur en un seul bit dans le périphérique mémoire.

    L’option Activer la détection d’erreurs et la logique de correction ne peut corriger que les données en lecture et non les données écrites sur le périphérique mémoire.

    Produits associés

    Cet article concerne 4 produits

    FPGA Cyclone® V E
    FPGA Arria® V GX
    FPGA Stratix® V
    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.