ID de l'article: 000081703 Type de contenu: Dépannage Dernière révision: 31/03/2014

Pourquoi la traduction de l’adresse est-elle incorrecte pour les ports Serial RapidIO Avalon-MM ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La traduction de l’adresse vers les ports esclaves Avalon®-MM du Serial RapidIO® MegaCore sera incorrecte lors de l’utilisation de la génération VHDL dans Qsys.

Qsys utilise toujours des vectoriels avec des limites qui s’étendent jusqu’à 0, mais Serial RapidIO MegaCore spécifie les adresses jusqu’à 2.

Résolution

Ce problème ne se produit pas lors de l’utilisation du langage Verilog dans Qsys.

Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.