ID de l'article: 000081682 Type de contenu: Messages d'erreur Dernière révision: 21/10/2013

Erreur (10528) : erreur VHDL à <filename.vhd>() : la valeur « 0 » ne correspond pas à la plage de contraintes cible (1 à 2147483647)</filename.vhd>

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 13.0 et antérieures du logiciel Quartus® II, les conceptions utilisant Qsys avec des cartes Avalon-ST peuvent rencontrer l’erreur ci-dessus pendant la synthèse. Ce problème affecte les systèmes Qsys générés en VHDL. Le problème n’affecte pas les systèmes Qsys générés dans Verilog HDL. Ce problème est dû à des types de données incorrects dans le répertoire d’installation /ip/altera/avalon_st/altera_avalon_st_adapter/altera_avalon_st_adapter_hw.tcl.

    Résolution

    Pour contourner ce problème, téléchargez le fichier ci-dessous dans le répertoire d’installation /ip/altera/avalon_st/altera_avalon_st_adapter.

    Après la mise à jour du fichier, renvoyez le système et soumettez le système aux fichiers de synthèse VHDL.

    Ce problème est résolu à partir de la version 13.0 SP1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.