ID de l'article: 000081628 Type de contenu: Dépannage Dernière révision: 17/12/2014

Pourquoi la calibration de l’interface mémoire externe se bloque-t-elle après une mise à jour CvP lors de l’utilisation du contrôleur de mémoire dure DDR3, DDR2 ou LPDDR2 UniPHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® II, lors de la configuration d’un fichier SOF via la méthode Configuration via le protocole (CvP) avec une conception qui inclut le contrôleur de mémoire dure UniPHY, vous pouvez observer que l’étalonnage échoue après la mise à jour CvP. L’état d’état de l’étalonnage de l’interface mémoire externe local_cal_fail et ne local_cal_success jamais être affirmé.

    Ce problème se produit car le contenu de la mémoire RAM M20K/M10K utilisée pour le processus d’étalonnage a été endommagé après la mise à jour CvP.

    Résolution

    Contactez Intel® pour obtenir plus de détails sur la solution de contournement.

    Produits associés

    Cet article concerne 11 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.