ID de l'article: 000081618 Type de contenu: Dépannage Dernière révision: 15/08/2012

Pourquoi ma mégafunction majuscule de registre (basée sur la RAM) ne fonctionne-t-elle pas dans la simulation au niveau des portes et la vérification du matériel ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 10.1 SP1 du logiciel Quartus® II et les versions précédentes, megaWizard™ plug-in du registre Shift Register (basé sur la RAM) vous permet d’utiliser le port de connexion sur le mégafunction lorsque MLAB est sélectionné comme type de bloc mémoire. Les blocs de mémoire MLAB ne sont pas adaptés à l’implémentation de registres de décalage à l’aide du port de connectage. Cela peut entraîner des pannes lors d’une simulation au niveau de la grille ou de la vérification matérielle du registre des changements.

    Pour contourner ce problème, sélectionnez d’autres types de blocs mémoire lors de l’implémentation d’une mégafunction majuscule (basée sur la RAM) à l’aide du port clken.

    Le port de connexion est désactivé lorsque MLAB est sélectionné comme type de bloc mémoire dans l’assistant Shift Register (basé sur la RAM) à partir du logiciel Quartus II version 11.0.

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® III
    FPGA Arria® II GX
    FPGA Stratix® IV E
    FPGA Stratix® II GX
    FPGA Stratix® II GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.