ID de l'article: 000081585 Type de contenu: Dépannage Dernière révision: 26/09/2013

Puis-je connecter les ports xgmii_rx_clk ou xgmii_tx_clk au port rx_coreclkin de l’IP 10GBASE-R PHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, vous ne pouvez pas connecter les ports xgmii_rx_clk ou xgmii_tx_clk au port rx_coreclkin de l’IP 10GBASE-R PHY.

Résolution

Si vous activez le port rx_coreclkin de l’IP 10GBASE-R PHY, le signal rx_coreclkin de 156,25 MHz doit être généré en dehors de l’IP.

Produits associés

Cet article concerne 8 produits

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.