ID de l'article: 000081553 Type de contenu: Information et documentation de produit Dernière révision: 01/01/2015

Comment calculer la fréquence, le décalage de phase et le cycle d’utilisation pour l’horloge des SERDES soft ALTLVDS en mode PLL externe ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Altera® les périphériques possèdent deux types d’implémentation pour les blocs SERDES : les SERDES durs et les SERDES doux (construits à partir de cellules logiques).  Ce document discutera de la façon de calculer la fréquence, le changement de phase et le cycle d’utilisation de chacune des horloges nécessaires à l’interface PLL externe avec SERDES souple. En sélectionnant le mode PLL externe, vous devez définir les paramètres PLL, mais vous pouvez accéder à d’autres fonctionnalités de la PLL telles que le passage de l’horloge, la reconfiguration PLL et d’autres horloges de sortie qui, autrement, ne seraient pas disponibles lors de l’utilisation de la PLL interne.

Téléchargez ce document how-To pour découvrir comment calculer la fréquence, le changement de phase et le cycle d’utilisation de chacune des horloges utilisées pour le mode PLL externe avec SERDES souple.

Articles apparentés

Produits associés

Cet article concerne 31 produits

FPGA Arria® II GZ
Périphériques ASIC HardCopy™ III
FPGA Stratix® II GX
FPGA SoC Arria® V ST
FPGA Stratix® II
FPGA Arria® II GX
FPGA SoC Arria® V SX
FPGA Cyclone® III
FPGA Cyclone® IV E
FPGA Stratix® II GT
Périphériques ASIC HardCopy™ IV GX
Périphériques ASIC HardCopy™ IV E
FPGA Stratix® II GX
FPGA Cyclone® V E
FPGA Arria® GX
FPGA Stratix® III
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA SoC Cyclone® V SE
FPGA Arria® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA GX Cyclone® IV
FPGA Cyclone® II
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Cyclone® III LS

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.