ID de l'article: 000081552 Type de contenu: Dépannage Dernière révision: 30/01/2015

Erreurs dans ModelSim SE 10.3c et 10.3d lors de la simulation de Arria 10 périphériques dans la version 14.1 du logiciel Quartus II

Environnement

    Édition d'abonnement Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lors de la simulation de la version 14.1 du logiciel Quartus II dans Mentor Graphics ModelSim SE version 10.3c ou 10.3d, les conceptions, y compris les boucles plLs (phase-locked loops) en cascade et le ciblage du périphérique Arria 10, entraînent des erreurs de simulation. Les PLL en aval ne verrouillent et ne génèrent pas fréquences incorrectes.

Résolution

Vous devez utiliser la version de débogage () lors de -novopt l' entrelacement dans Modelsim.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.