ID de l'article: 000081549 Type de contenu: Messages d'erreur Dernière révision: 12/10/2011

Avertissement : le filtre ignoré à altera_reset_controller.sdc(17) : *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr ne pouvait pas être apparié avec une broche

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Qsys ne donne pas d’avertissement clair indiquant qu’une interface OCT de un composant utilisant UniPHY ne peut pas être connecté en interne.

    Résolution

    Si vous désportez l’interface OCT d’un composant avec UniPHY, vous devez exporter et la connecter de manière externe pour avoir une conception qui fonctionne.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® IV

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.