ID de l'article: 000081522 Type de contenu: Dépannage Dernière révision: 18/11/2011

Maître PLL requis pour la simulation d’esclave PLL pour les interfaces de mémoire externe UniPHY

Environnement

    Édition d'abonnement Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

L’exemple de conception de simulation (généré dans le _example_design\simulation dossier) ne fonctionne pas correctement si le cœur est paramétré avec une PLL Mode de partage = Esclave, Mode de partage DLL = Esclave, ou mode de partage OCT = Esclave.

Résolution

La solution à ce problème est de s’assurer qu’une instantiation maître est fourni pour conduire l’esclave. Pour ce faire, suivez ces étapes (une L’exemple de lall est illustré :

  1. Générer une seconde, identiquement paramétrée, Cœur IP avec mode de partage PLL défini sur Master.
  2. Instantanément manuellement le deuxième cœur IP dans le haut niveau fichier de la conception de l’exemple du cœur esclave, _example_design\simulation_example_sim.v .
  3. Connectez le maître et l’esclave en suivant la PLL d’habitude flux de partage.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.