ID de l'article: 000081496 Type de contenu: Dépannage Dernière révision: 11/09/2012

Les banques PLL de la famille de périphériques Stratix® prennent-elles en charge les normes d’E/S référencées sur la tension ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, Stratix les normes d’E/S de la tension de prise en charge référencées lors de l’utilisation des broches sur les bancs de PLL en tant que bancs d’E/S utilisateur. Les banques PLL utilisateur utiliseront la tension VREF de sa banque adjacente. Les banques 9 et 10 obtiennent leur VREF de la banque 3 Banques 11 et 12 et obtiennent leur VREF de la banque 8

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.