Le message d’erreur suivant est dû à la position incorrecte des broches nPERST dans le cœur Intel® FPGA IP PCI Express. Par exemple, vous recevrez ce message d’erreur si vous utilisez une broche nPERSTL0 avec la PARTIE INFÉRIEURE gauche des périphériques Cyclone® V.
Erreur (175001) : Impossible de placer l’IP dure
Info (175028) : nom de l’IP dure : instancation du niveau |altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
Erreur (10104) : Impossible de trouver un chemin entre le bloc d’E/S et le port PINPERST de l’IP dure PCI Express.
Erreur (10151) : « HIP_X1_Y15_N0 » n’est pas un emplacement légal pour le « bloc d’E/S » connecté au PINPERSTN de l’IP dure PCI Express.
Info (10371) : 2 emplacements potentiels pour la pastille d’E/S : PIN_W24, PIN_Y23.
Informations (175029) : 1 emplacement affecté
Informations (175029) : HIP_X1_Y15_N0
Le mappage correct pour les nPERSTL0 et nPERSTL1 dans un périphérique Cyclone® V est :
IP PCIe Hard IP --> nPERSTL1
Top PCIe Hard IP --> nPERSTL0
Ce mappage est inverse pour les périphériques Stratix® V et Arria® V où l’IP hard IP PCIe inférieure est associée à nPERSTL0 et où la meilleure IP dure PCIe est associée à nPERSTL1.