ID de l'article: 000081472 Type de contenu: Dépannage Dernière révision: 18/03/2013

Pourquoi les bits[1:0] du registre de statut CvP 0 sont-ils chiffrés et/ou compressés sur mon image fabric ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Les bits[1:0] du registre de l’état CvP sont maintenant par défaut 0, pour permettre de modifier facilement les options de compression et/ou de structure de chiffrement pendant le développement. Précédemment, le type d’image de fabric a été défini par ces bits.
    Résolution

    Les utilisateurs doivent maintenant spécifier au pilote si les données sont compressées avant de commencer le transfert CvP (de sorte que le CVP_NUMCLKS soit défini à la valeur appropriée en fonction de cette entrée utilisateur).

    Lorsque vous utilisez l’outil quartus_cvp, cela peut être réalisé avec les drapeau -c et -e pour la compression et le chiffrement, respectivement.

    Remarque # Si CVP_NUMCLKS n’est pas définie à la bonne valeur en fonction du type de fabric envoyé, une erreur CvP se produit et le transfert échoue.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.