ID de l'article: 000081433 Type de contenu: Dépannage Dernière révision: 16/11/2011

Conceptions ciblant Stratix V ne parviennent pas à générer un modèle de simulation

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Conceptions utilisant la fonction SDI MegaCore ciblant un Stratix Le périphérique V ne génère pas de modèle de simulation dans le plug-in MegaWizard Gestionnaire.

    Résolution

    Pour générer un modèle de simulation pour votre conception Stratix V, suivez ces étapes :

    1. Dans le logiciel Quartus II, créez un projet et lancez le gestionnaire de plug-in MegaWizard
    2. Créez une nouvelle variation mégafunction personnalisée, et sélectionnez la configuration SDI souhaitée
    3. Dans l’onglet EDA, veillez à désactiver Générer modèle de simulation
    4. Cliquez sur OK
    5. Dans un terminal de commande, changez le répertoire pour le projet dossier pour générer xcvr et sdi-library Dossiers
    6. Exécutez le script quartus_map comme suit :

    Exemple verilog : quartus_map .v --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix V" exemple VHDL : quartus_map .vhd --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V" le fichier.vo ou vho est généré dans le répertoire de projets.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.