Le guide de l’utilisateur du cœur IP d’Interlaken 100G spécifie les bits incorrects dans le registre ALIGN

Le Guide de l’utilisateur de la fonction 100G Interlaken MegaCore décrit le ALIGN registre à l'0x20 de décalage comme suit :

• Bit 1 : les voies TX sont alignées.
• Bit 0 : les voies RX sont alignées.

Cependant, le champ d’alignement des voies TX est en fait dans le bit 12 du registre.

La description correcte du registre est :

• Bit 12 : les voies TX sont alignées.
• Bit 0 : les voies RX sont alignées.

Ce problème est présent dans la fonction 100G Interlaken MegaCore Guides de l’utilisateur v12.1 et v12.1 SP1.

Vous devez ignorer tous les autres bits de ce registre. Certains des qu’ils ne lisent pas en tant que bits réservés réguliers, avec la valeur en lecture de 0. Cependant, bits [11:1] et bits [31:13] du ALIGN registre doit être ignoré.

Pour contourner ce problème, lisez l’état de l’alignement des voies TX à partir de bit 12 du ALIGN registre et ignorez les valeurs dans tous les bits, sauf les bits 0 et 12.

Ce problème est résolu dans la version 13.0 de la 100G Guide de l’utilisateur de la fonction MegaCore Interlaken (date 05.06.2013).