ID de l'article: 000081356 Type de contenu: Dépannage Dernière révision: 11/11/2011

La simulation de cœurs IP 10GBASE-R, Personnalisé, Interlaken, Faible latence, PCI Express PIPE et XAUI PHY pour émetteur-récepteur échoue pour Stratix V si vous utilisez ModelSim avec des langues mixtes

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Simulation de 10GBASE-R, Personnalisé, Interlaken, faible latence, Cœurs IP PCI Express PIPE et XAUI émetteur-récepteur PHY pour Stratix Les périphériques V échouent si vous utilisez ModelSim avec des langues mixtes.

    Résolution

    Désactiver l’optimisation ModelSim avec -novpt l’option de la vsim commande.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.