ID de l'article: 000081344 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi obtenir deux sélections de puces lorsque je génère une configuration DIMM unie UniPHY DDR3 enregistrée ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les barrettes DIMM enregistrées contiennent un registre pour l’adresse mémoire, la commande et les signaux d’horloge. Ce registre doit être programmé avec les mots de contrôle lors de l’initialisation, et cela se produit lorsque les puces select 0 et 1 sont actives à faible niveau. En général, il y a des accès à des commandes de contrôle de commandes.

Une fois le registre initialisé, la mémoire RDIMM est ensuite accessible à l’aide de la puce select 0. La puce select 1 n’est utilisée que lors de l’initialisation du registre.

Pour observer cela, il est recommandé d’exécuter la simulation de l’exemple de conception d’une configuration DIMM enregistrée DDR3 à un seul grade et d’examiner les formes d’ondes du signal.

Résolution

Produits associés

Cet article concerne 3 produits

FPGA Stratix® II GX
FPGA Stratix® V GX
FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.