Pour les versions logicielles antérieures à Quartus II 13.1, le flux permettant de simuler le côté d’entrée d’une broche bidirectionnelle avec la résiliation dynamique de la puce (OCT) est décrit dans la solution :
www.intel.com/content/www/fr/fr/support/programmable/articles/000081259.html
Pour les FPGAs séries V (Stratix® V, Arria® V et Cyclone® V) dans le logiciel Quartus® II v13.1, si vous utilisez des E/S bidirectionnelles avec OCT dynamique, le fichier IBIS généré par logiciel Quartus II comprend des modèles des terminaisons de sortie et d’entrée. Ceci est pris en charge pour les versions de modèle IBIS de 4.2 et ultérieures.
L’OCT dynamique est utilisé lorsqu’un signal utilise une résiliation de la série sur puce pendant le fonctionnement de sortie et une terminaison parallèle sur puce pendant le fonctionnement des entrées. Il est généralement utilisé dans l’IP d’interface mémoire externe.
Le logiciel Quartus II v13.1 dynamique OCT IBIS a un nom se terminant par « g50c_r50c ». Par exemple : sstl15i_ctnio_g50c_r50c.
Dans l’outil de simulation, le modèle IBIS est fixé à une mémoire tampon :
- Lorsque le tampon est attribué en tant que sortie, la résiliation de la série (r50c) est utilisée
- Lorsque le tampon est assigné en tant qu’entrée, la terminaison parallèle (g50c) est utilisée
Cela devrait être documenté dans une version ultérieure du manuel de Quartus II.