ID de l'article: 000081315 Type de contenu: Dépannage Dernière révision: 25/05/2015

Testbench du cœur IP JESD204B Arria 10 modèle - Simulation échouée lors de la reconfiguration

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lorsque le port reconfig du module jesd204b_ed est indiqué pendant reconfiguration, le signal d’interruption d’erreur de liaison RX, jesd204_rx_int est revendiquée parce que le rx_lockedtodata signal est décoché. Il s’agit d’un comportement correct alors que l’émetteur-récepteur est dans un état de réinitialisation. Cependant, le testbench de simulation détecte le signal d’interruption et le signale comme une erreur de liaison RX. Lorsque la simulation terminé, le message suivant s’affiche :

# Pattern Checker(s): OK! # JESD204B Tx Core(s): OK! # JESD204B Rx Core(s): Rx link error(s) found! # Test passed count: Test passed count value 1 does not match predefined value 5! # TESTBENCH_FAILED: SIM FAILED!
Résolution

Vous devez effacer manuellement le cœur IP JESD204B rx_err0 et rx_err1 registres d’état. Écrivez une valeur de 0x0 aux registres une fois la reconfiguration effectuée et avant la réinitialisation du lien.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.