ID de l'article: 000081312 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quels sont les niveaux Dens pour les tampons d’entrée du Stratix® et Stratix® les broches à double usage de configuration GX, telles que les broches DATA[7.0] et PINS (nWS, nRS, CS et nCS) pendant la configuration ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les niveaux Denst pour les tampons d’entrée des Stratix et des broches à double usage de configuration GX Stratix dépendent du VCCIO de la banque des E/S où se trouvent ces broches à deux usages.

Par exemple, si le VCCIO de la banque d’E/S de la broche DATA0 est de 3,3 V, les niveaux d’entrée Denst et Denst correspondants de la mémoire tampon d’entrée DATA0 sont similaires avec un tampon d’entrée LVTTL de 3,3 V. Il en va de même pour les autres valeurs VCCIO. Supposez que la banque d’E/S de la broche DATA0 est de 1,5 V, alors le tampon d’entrée DATA0 possède des niveaux de d’entrée Semblables à Ceux de Latst et de 2,5 LVTTL.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.