ID de l'article: 000081302 Type de contenu: Messages d'erreur Dernière révision: 25/06/2014

ERREUR : CB a détecté une erreur CRC entre les mots 0 et 25000

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si une image .sof est d’abord chargée dans le FPGA (à l’aide de sof2flash ou JTAG) lorsque la compression et la mise à jour CvP sont activées, l’erreur ci-dessus s’affiche lorsque la deuxième imagede cœur (.core.rbf)est chargée sur PCI Express.

Cela est dû au fait que les fichiers .sof sont toujours non compressés. Par conséquent, si la première configuration n’est pas repensée, le bloc de configuration FPGA nécessite que les fichiers de configuration ultérieurs soient les mêmes.

Résolution Si le mode De mise à jour CVP et la compression sont nécessaires, assurez-vous que la première image chargée dans le FPGA utilise la compression (utilisez un fichier .pof ou .jic lors de la programmation du périphérique Flash). Assurez-vous que les broches MSEL sont correctes selon la configuration requise.

Produits associés

Cet article concerne 13 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.