ID de l'article: 000081278 Type de contenu: Dépannage Dernière révision: 18/03/2016

sdram.c:40:4 : erreur : #error si l’ECC est activé, le brossage doit également être activé.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 15.0.1 du logiciel SoC EDS et les versions précédentes, cette erreur peut être constatée lors de la compilation d’un chargeur de logiciel (SPL) ciblant Cyclone® SOC V ou Arria® V SOC pour les conceptions avec HPS SDRAM ECC activées dans Qsys.
    À partir de la version 15.0.1, le paramètre BSP SDRAM_SCRUB_REMAIN_REGION est activé par défaut, mais SDRAM_SCRUBBING est désactivé par défaut, ce qui entraîne un conflit.

    Résolution

    Pour contourner ce problème, activez SDRAM_SCRUBBING pour votre SPL BSP dans la section avancée de la GUI BSP-Editor

    Puis:
    1. Générer à nouveau le BSP
    2. Re-compilez le SPL : exécutez faites propre et faites dans votre répertoire SPL généré

    Consultez le Guide de l’utilisateur de SoC EDS pour plus de détails sur les SDRAM_SCRUB_REMAIN_REGION et les SDRAM_SCRUBBING

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.