ID de l'article: 000081264 Type de contenu: Information et documentation de produit Dernière révision: 18/12/2012

Comment utiliser un FPLL comme PLL Tx dans Arria V GX et les périphériques Stratix V GX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pour utiliser un fPLL comme PLL Tx dans Arria® V GX et Stratix® périphériques V GX, vous devez utiliser le PHY natif. Vous devez sélectionner le mode « PLL externe » dans le megawizard PHY natif™ et connecter l’horloge de sortie de votre fPLL au port d’entrée ext_pll_clk du PHY natif.

    Résolution

     

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® V GX
    FPGA Arria® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.