ID de l'article: 000081260 Type de contenu: Dépannage Dernière révision: 11/09/2012

Dans ALTCLKCTRL MegaWizard, comment le port « ena » de registre doté d’un « double registre avec horloge d’entrée » affecte-t-il le signal de sortie ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En utilisant \'Double register with input clock\', qui a ajouté un registre supplémentaire, aide à activer/désactiver l’horloge asynchrone et à améliorer l’état de méta-stabilité. La Figure 1 montre la mise en œuvre du registre \'ena\ dans le périphérique Altera.

Figure 1.

Figure 1

 

Dans ALTCLKCTRL MegaWizard, si l’utilisateur sélectionne le port de registre \'ena\' avec \'double register with input clock\', l’horloge de sortie sera disponible à deux bords qui tombent après \'ena\' basculement élevé. Reportez-vous à la Figure 2 pour le schéma fonctionnel.

Figure 2.

Figure 1

 

L’horloge de sortie arrêtera deux arrêts de chute en périphérie après le bas de basculement de \'ena\'. Reportez-vous à la Figure 3 pour le schéma fonctionnel.

Figure 3.

Figure 1

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.