Par défaut, le logiciel Quartus® II génère des modèles d’E/S pour toutes les broches de sortie et bidirectionnelles de la conception. Dans de nombreux cas, le modèle d’E/S peut être utilisé pour simuler la côté d’entrée de la mémoire tampon d’E/S pour les configurations bidirectionnelles. Dans le logiciel de simulation, vous pouvez définir la mémoire tampon comme entrée ou sortie en fonction de la direction de l’interface que vous simulez.
Cependant, lors de l’utilisation d’options telles que le parallélisme lors de la résiliation de la puce (OCT) avec le calibrage sur des broches bidirectionnelles, le modèle IBIS d’E/S n’inclut pas l’option d’étalonnage OCT sur la mémoire tampon d’entrée. Pour simuler la portion d’entrée de ces broches bidirectionnelles, vous devez télécharger l’appareil. Modèles IBIS et remplacez le modèle d’E/S par le modèle d’entrée approprié dans le modèle IBIS généré par le logiciel Quartus II.
Pour les périphériques qui ne sont pas encore disponibles au téléchargement, vous pouvez effectuer les étapes suivantes afin de générer les modèles IBIS OCT parallèles :
- Créez une broche d’entrée de test dans le niveau supérieur de la conception. Attribuez la norme d’E/S et la résiliation d’entrée souhaitées à la broche d’entrée du test et compilez le projet. Comme l’auteur de netlist EDA génère uniquement le modèle de tampon de sortie sur les broches bidirectionnelles, l’ajout d’une broche réservée aux entrées est nécessaire pour générer le modèle OCT en parallèle d’entrée.
- Vous pouvez autrement créer un projet de test simple avec une broche réservée aux entrées et attribuer la norme d’E/S et la terminaison d’entrée souhaitées pour générer le modèle OCT parallèle.