En raison d’un problème dans le Quartus® version 13.1 de la version 13.1 de la version 4 du logiciel II et plus tard, les « Broches d’interface dure PCIe » du Cyclone® V GX (5CGXFC5C6U19A7) montrent incorrectement que le PIN R16 (nPERSTL0) est associé à l’IP dure PCIe® située dans la banque d’émetteur-récepteur inférieur.
L’emplacement correct des broches pour l’IP dure située dans la banque d’émetteur-récepteur inférieur est le PIN R17 (nPERSTL1)
Ce problème est actuellement prévu pour être résolu dans une future version du logiciel Quartus II