L’interface MPFE (Multi-Port Front End), utilisée avec le contrôleur mémoire dure pour les périphériques Arria® V et Cyclone® V, contient un que l’équilibrage de charge sur plusieurs ports. De plus, le MPFE accordera toujours l’accès à un port différent une fois qu’il aura terminé de desservir un port.
Ce comportement signifie que lorsque le MPFE ne reçoit le trafic que sur un seul port, soit parce qu’aucun autre port n’a attente de transactions, soit parce qu’une variation de port unique est générée, le contrôleur implémente les écritures en 5 cycles d’horloge au lieu de 4 cycles d’horloge. Les lectures ne sont pas affectées.
Ce comportement peut également être constaté dans les configurations MPFE multiports.
Il n’y a pas de solution de contournement pour ce comportement.