Descriptif
Qsys ne génèrera pas de fichiers HDL si un composant Qsys possède un nom illégal dans VHDL ou Verilog HDL. Par exemple, dans VHDL, un nom qui se termine par un trait de soulignement est illégal.
Résolution
Pour éviter ce problème, assurez-vous que tous vos noms de composants sont légaux.
Dans une prochaine version du Quartus® Qsys, logiciel II, doit produire un message d’erreur dans cette situation.