Pourquoi puis-je voir l’erreur suivante lors de la compilation du Intel® FPGA IP PCI Express dans la version v12.0 du logiciel Quartus® II :
Erreur : alt_xcvr_reconfig_0 : add_fileset_file : non à ce fichier */alt_xcvr_reconfig_cpu.v
Cette erreur s’affiche pendant la génération de Platform Designer (anciennement Qsys) si le contrôleur de reconfiguration de l’émetteur-récepteur est inclus dans votre projet Platform Designer et que vous avez activé le modèle de simulation « Créer un modèle : Verilog » sur la page de génération Platform Designer.
Pour contourner ce problème, suivez l’une de ces étapes :
- Désactiver la génération de modèles de simulation
Ou - Définissez « Créer un modèle de simulation : VHDL » sur la page de génération Platform Designer
Ou - Retirez le module de reconfiguration de l’émetteur-récepteur de votre projet Platform Designer, exportez les signaux de reconfiguration vers le projet supérieur, et ajoutez le contrôleur de reconfiguration à ce niveau de votre conception.
Ce problème a été résolu dans le logiciel Quartus II v12.1.