ID de l'article: 000081221 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi la conception de mon contrôleur UniPHY basée sur DDR3L SDRAM ne correspond-elle pas à certaines affectations de broches ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous exécutez le fichier pin_assignments.tcl pour la conception du contrôleur UniPHY basée sur DDR3L SDRAM dans les versions 11.0sp1 et 11.1 des logiciels Quartus® II, vous verrez que les affectations suivantes ne sont pas disponibles :

    • Les signaux d’adresse et de commande ne possèdent pas de affectations de résiliation de sortie.
    • Les sorties d’horloge de la mémoire sont attribuées « Série 40 ohm avec calibrage » au lieu de « sans calibrage ».
    • les signaux d’adresse et de commande utilisent le bloc de contrôle de résiliation incorrect

    Il s’agit d’un problème connu dans les versions 11.1 et 11.0SP1 du logiciel Quartus® II.

     

     

     

    Résolution

    La solution de contournement est la suivante :

    • Attribuez l’adresse et les signaux de commande à la terminaison de sortie de « série 40 ohm avec calibrage » :

    set_instance_assignment -nom OUTPUT_TERMINATION « SÉRIE 40 OHM AVEC CALIBRAGE » -à {addr/cmd}

    • Modifiez les affectations d’horloge de mémoire (mem_ck et mem_ck_n) sur la terminaison de sortie de « série 40 ohm sans calibrage » :

    set_instance_assignment nom OUTPUT_TERMINATION « SÉRIE 40 OHM SANS CALIBRAGE » -à {mem_ck/mem_ck_n}

    • Attribuez l’adresse et les signaux de commande au bloc de contrôle de résiliation approprié :

    set_instance_assignment -nom TERMINATION_CONTROL_BLOCK « {path}_p0_oct_control:uoct_control|sd1a_0 » -à {addr/cmd}

    Compilez la conception ; vous devriez voir les affectations correctes sur les broches de l’interface DDR3.

    Ce problème est résolu à partir de la version 12.0 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® V
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.