ID de l'article: 000081220 Type de contenu: Dépannage Dernière révision: 13/05/2016

Marge de pilote non compatible avec la recalibrage régulier des OCT dans Arria 10 EMIF IP

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans la version 16.0 du logiciel Quartus Prime (Éditions Standard et Pro), le La fonction de recalibrage périodique OCT est activée automatiquement pour les conceptions DDR4 chaque fois que possible. Cette fonctionnalité n’est pas compatible avec la fonctionnalité de marge de pilote du kit d’outils de débogage, qui mesure la marge de synchronisation d’une interface mémoire à l’aide un générateur de schémas de trafic.

    Résolution

    La solution à ce problème consiste à désactiver le recalibrage régulier de l’OCT lorsque générer l’IP EMIF si la conception doit être utilisée avec la marge de pilote.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.