Pour les familles Stratix®, Cyclone® et antérieures, il n’y a pas de sensibilité à l’horloge de lecture (rdclk) sur l’aclr. Pour les familles de périphériques Stratix II, Cyclone II et plus récentes, la sensibilité rdclk sur l’aclr est supprimée à partir de la version 5.1 du logiciel Quartus® II. Le dcfifo megafunction insère automatiquement un registre de synchronisation rdclk/aclr interne pour ces périphériques, à partir de la version 5.1.
Cependant, la mégafunction n’insère pas automatiquement un registre de synchronisation de l’horloge d’écriture interne (synchrolk) pour l’aclr, car cela peut affecter la latence en fonction de la synchronisation de l’aclr. Le Guide de l’utilisateur de FIFO Megafunctions à une et deux horloges (PDF) explique comment ajouter manuellement un registre de synchronisation entre aclr et esthlk.