Par rapport à la cascade PLL conventionnelle ; la fonction cascading Altera_PLL utilise un chemin d’horloge en cascade dédié entre deux fPLLs pour obtenir de meilleures performances de gigue et économiser les ressources mondiales d’horloge.
Téléchargez ce document pratique pour apprendre la configuration en cascade Altera_PLL en utilisant la mégafunction et la mise en œuvre.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.