ID de l'article: 000081065 Type de contenu: Dépannage Dernière révision: 28/01/2014

Pourquoi ma conception Configuration via protocole (CvP) bloque-t-elle le bus PCIe après une charge de fabric de cœur CvP ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le bus PCIe® peut être suspendu lors de l’utilisation de la mise à jour CvP avec flux de révision si les partitions utilisées pour CvP deviennent vide. Les choix du logiciel Quartus® II lors de la création d’une partition pour CVP Update avec Un flux de révision sont vides, la source, la post-fit et la post-synthèse. La valeur par défaut est vide pour se conformer aux exigences de reconfiguration partielle.

Résolution

Lorsque vous utilisez CvP Update avec le flux de révision, assurez-vous qu’aucune partition CvP n’utilise l’option Vide. Assurez-vous que toutes les partitions spécifient Source, post-fit ou post-synthèse en fonction des besoins de votre système.

Produits associés

Cet article concerne 13 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Arria® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.