Problème critique
L’adresse de registre général du dissipateur DisplayPort 0x0001 ( DPRX_RX_STATUS )
se corrompt lorsque vous configurez le nombre de voies maximales RX (RX_MAX_LANE_COUNT) à 2 ou
1.
DPRX_RX_STATUS Définition:
- Bit16 : SYNC_LOSS
- Bit7 : voie SYM_LOCK 3
- Bit6 : voie SYM_LOCK 2
- Bit5 : voie SYM_LOCK 1
- Bit4 : SYM_LOCK Lane0
- Bit3 : voie CR_DONE 3
- Bit2 : CR_DONE Lane2
- Bit1 : voie CR_DONE 1
- Bit0 : CR_DONE Lane0
Cependant, lorsque vous configurez le nombre maximum de voies RX à 2 ou 1, le bit de registre la définition est décalée.
Ce problème entraîne l’échec de l’apprentissage de liaison du cœur RX en mode AUX_GPU, car le API logicielle ne détecte pas SYM_LOCK en raison du changement de bits.
Pour contourner ce problème, définissez l’API logicielle pour détecter les changements
DPRX_RX_STATUS Définition:
Si RX_MAX_LANE_COUNT = 4 (suivez la définition standard)
- Bit16 : SYNC_LOSS
- Bit7 : voie SYM_LOCK 3
- Bit6 : voie SYM_LOCK 2
- Bit5 : voie SYM_LOCK 1
- Bit4 : SYM_LOCK Lane0
- Bit3 : CR_DONE Lane3
- Bit2 : CR_DONE Lane2
- Bit1 : voie CR_DONE 1
- Bit0 : CR_DONE Lane0
Si RX_MAX_LANE_COUNT = 2
- Bit12 : SYNC_LOSS
- Bit3 : voie SYM_LOCK 1
- Bit2 : SYM_LOCK Lane0
- Bit1 : voie CR_DONE 1
- Bit0 : CR_DONE Lane0
Si RX_MAX_LANE_COUNT = 1
- Bit10 : SYNC_LOSS
- Bit1 : SYM_LOCK Lane0
- Bit0 : CR_DONE Lane0
Ce problème est résolu dans la version 16.0 Mise à jour 1 du cœur IP DisplayPort.