ID de l'article: 000081033 Type de contenu: Dépannage Dernière révision: 14/08/2014

Pourquoi les ports mem_dbi_n bidirectionnels sont-ils créés lorsque l’option « Enable DM Pins » (Activer les broches DM) est sélectionnée dans le contrôleur Arria 10 DDR4 ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez des mem_dbi_n ports exposés lorsque vous créez un contrôleur 10 DDR4 Arria® avec les options « Enable DM pins » sélectionnées dans la GUI du catalogue IP.

Dans DDR4, les fonctionnalités de masque de données (DM) et d’inversion de bus de données (DBI) partagent les mêmes broches, mais ne peuvent pas être activées en même temps. Lorsque la fonctionnalité DM ou DBI est sélectionnée, la fonctionnalité bidirectionnelle mem_dbi_n ports seront exposés.

Résolution

 

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.