ID de l'article: 000081031 Type de contenu: Dépannage Dernière révision: 12/11/2013

Manuel du périphérique Stratix® II GX : problèmes connus

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Problème 132933 : volume 2, chapitre 13. Configuration des périphériques GX Stratix II et Stratix II, version 4.5

Tableau 13-22. Broches de configuration dédiées sur les Stratix II et Stratix périphérique GX II. Le tableau indique incorrectement « Lors de l’utilisation des périphériques EPC2, seuls les résisteurs 10 k. externes doivent être utilisés ». dans les descriptions de nSTATUS et de CONF_DONE. Ceci est pour EPC1, pas pour EPC2. Le tableau doit indiquer « Lors de l’utilisation des périphériques EPC1, seuls les résisteurs 10 k. externes doivent être utilisés ». dans les descriptions de nSTATUS et de CONF_DONE.

Problème 1001910 Volume 2, chapitre 11, « High-Speed Differential E/O Interfaces with DPA in Stratix II and Stratix II GX Devices », version 2.3

Les directives d’utilisation des DPA montrent que chaque PLL rapide peut piloter jusqu’à 25 lignes contiguës en mode DPA dans une seule banque (sans inclure la ligne d’horloge de référence). Cette restriction visait à garantir un minimum de décalage entre deux canaux. À partir du logiciel Quartus® II version 8.0, cette restriction a été supprimée. Pour tenir compte de la répartition entre les deux canaux (qui peut également découler d’une symétrie au niveau de la carte), utilisez un réalignage des données du récepteur pour assurer l’alignement sur plusieurs canaux.

Issue 10003861,volume 1, chapitre 4 « Caractéristiques cc et commutation » Version 4.5

Le tableau 4-1 montre que la tension cc maximale absolue (Vi) est de 4,6 V.  Cela devrait être de 4,0 V.  Lors des transitions ca, la tension peut dépasser 4,0 V pour les cycles d’service, comme le montre le Tableau 4-2.

Résolution

Résolution des problèmes :

Issue 10001685,volume 1, chapitre 4 « Caractéristiques CC et de commutation » Version 4.5

La spécification Rd (différentielle sur résiliation de la puce) du tableau 4-50 montre que les conditions VCCIO sont de 3,3 V, ce qui est incorrect.  La tension VCCIO correcte pour la spécification de tolérance au rd est de 2,5 V. 

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.