Problème critique
La documentation du SoC HPS v.12.1 décrit les signaux pour la fonctionnalité amorçage depuis FPGA. Ces signaux ne sont pas accessibles à la logique dans la FPGA partie de la SoC.
Mise à jour vers v14.0 ou une version ultérieure des documents suivants :
- Volume du manuel de l’appareil Cyclone V 3 : Manuel de référence technique du système de processeur dur(FPGA Gestionnaire et instantanéisation de la différenciation des composants HPS)
- Volume 3 du Manuel de l’appareil Arria V : processeur dur Manuel de référence technique du système (FPGA Gestionnaire et instantané le contre-affichage des composants HPS)
- Carte d’adresse et définitions du registre Cyclone V SoC HPS
- Carte d’adresse et définitions du registre Arria V SoC HPS
Ces documents contiennent des descriptions corrigées des signaux f2h_boot_from_fpga_on_failure et f2h_boot_from_fpga_ready, indiquant que les signaux sont toujours tirés haut.