ID de l'article: 000080995 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ai-je des violations de synchronisation lors de l’utilisation du altlvds_tx Megafunction ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de l’utilisation de la fonction d’émetteur des altlvds (altlvds_tx), il est possible que vous obteniez des violations de la synchronisation d’installation lors de l’utilisation de tx_inclock pour enregistrer les données qui alimentent les blocs SERDES.  Le altlvds_tx Megafunction vous permet d’enregistrer les données tx_in auprès du tx_inclock ou du tx_coreclock.  À partir de Quartus® II version 5.1, le paramètre par défaut est tx_coreclock.  L’utilisation de tx_coreclock pour enregistrer les données avant qu’elles ne alimentent le SERDES soit le meilleur choix car elle aura la position de phase optimale pour enregistrer les données en ce qui concerne l’horloge à haut débit qui pousse les SERDES.

Les violations de la synchronisation de votre configuration doivent être éliminées lors de l’utilisation de tx_coreclock au lieu de tx_inclock pour enregistrer les données dans la fonction altlvds_tx.  En outre, vous devriez voir de meilleures marges de synchronisation lors de l’utilisation de tx_coreclock au lieu de tx_inclock même si vous n’avez pas de violations de synchronisation.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.