ID de l'article: 000080975 Type de contenu: Dépannage Dernière révision: 15/10/2012

Pourquoi le point d’extrémité IP dur PCIe ne retourne-t-il pas le message d’interruption MSI app_msi_ack de nouveau au rootport après l’affirmation de app_msi_req ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour corriger les interruptions de MSI, l’hôte doit d’abord définir le bit d’activation MSI, puis définir le bit de désactivation et définir en fin de mesure le bit maître du bus, comme décrit dans les étapes ci-dessous :

1. Configurez le fichier MSI Enable (Activer) au bit[0] du registre de l’état du contrôle MSI, ce bit est mis en mappé sur le bit[16] du décalage de l’espace du registre de la configuration 0x50.

2. Réglez la désactivation des interruptions au bit[10] du registre de commande dans le registre de décalage de l’espace de configuration 0x4 pour désactiver les interruptions héritées.

3. Définissez le Maître de bus au bit[2] du registre de commande sur le registre de décalage de l’espace de configuration 0x4 pour permettre la possibilité de générer un message MSI.

Produits associés

Cet article concerne 4 produits

FPGA Arria® II GX
FPGA Arria® II GZ
FPGA GX Cyclone® IV
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.