En raison d’un problème dans la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir ce message d’erreur lorsque votre conception possède les trois conditions suivantes :
- La conception possède une instance de l’analyseur logique signal tap ou des Sources et Sondes in-système avec des transferts synchrones.
- Un port d’horloge de la conception est nommé en utilisant la convention clk_. Par exemple : clk_100.
- Le nombre d’horloges dans la conception est supérieur à la valeur représentée par .
Pour éviter ce problème, vérifiez les noms utilisés dans la conception des ports d’horloge et éviter une convention de clk_.
Ce problème est résolu à partir de la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition.