ID de l'article: 000080951 Type de contenu: Messages d'erreur Dernière révision: 12/06/2020

Erreur interne : Sous-système : FYGR, Fichier : /quartus/fitter/fygr/fygr_cdr_op.cpp, Ligne : 2875

Environnement

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.1 ou antérieure du logiciel Quartus® Prime Standard Edition, vous pouvez voir cette erreur interne lorsque la norme d’E/S est affectée à LVDS mais que cette broche n’est pas connectée à l’IP LVDS. Ce problème se produit uniquement dans les périphériques Max® V.

    Résolution

    Pour contourner le problème, modifiez la norme d’E/S de LVDS à un autre type de norme d’E/S si les broches ne sont pas connectées à LVDS IP .

    Produits associés

    Cet article concerne 1 produits

    CPLD MAX® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.